PCIe Gen5/6, DDR5, 112G SerDes, 5G·6G, AI 서버까지 — 데이터율이 GHz·Gbps대로 올라간 시대의 R&D·양산 검증의 핵심이 신호 무결성(SI)·전원 무결성(PI) 측정입니다. 이제는 "신호가 나간다"가 아니라 "수신 측에서 신뢰성 있게 복원되는가"가 문제입니다.
1. SI와 PI — 둘이 한 쌍
| 구분 | 대상 | 핵심 질문 |
|---|---|---|
| SI (Signal Integrity) | 데이터 신호 | 송신 → 수신까지 왜곡 없이 도달하는가? |
| PI (Power Integrity) | 전원 분배 네트워크(PDN) | 칩이 깨끗한 전압을 공급받는가? |
PI 문제(전원 노이즈·드룹)는 종종 SI 문제(타이밍 마진 감소·BER 증가)로 나타나기 때문에 함께 봐야 합니다.
2. SI에서 보는 4가지 현상
(1) 반사 (Reflection)
- 임피던스 불연속(커넥터·비아·스텁)에서 신호 일부가 반사되어 돌아옴
- 측정: TDR(Time Domain Reflectometry) 또는 VNA S-parameter
- 해결: 임피던스 매칭(라인 폭·간격·종단)
(2) 크로스토크 (Crosstalk)
- 인접 라인 간 전자기 결합으로 다른 라인에 노이즈 유입
- NEXT(Near-end) / FEXT(Far-end) 두 종류
- 해결: 라인 간격 확보, GND 가드, 차동 라우팅
(3) 지터 (Jitter)
- 신호 천이 시점이 이상적 위치에서 흔들림
- 구성요소: 랜덤 지터(RJ) + 결정성 지터(DJ, DDJ·PJ·DCD)
- 측정: 오실로 + 지터 분석 SW로 분해, BER 외삽
(4) 손실 (Loss)
- 주파수가 올라갈수록 PCB·케이블·커넥터 손실 증가
- 측정: VNA로 S21 (삽입손실) 또는 오실로 + DDR/PCIe 컴플라이언스 SW
- 해결: 이퀄라이저(CTLE·DFE·FFE) 적용
3. 아이 다이어그램 — SI의 종합 성적표
여러 비트의 파형을 1 unit interval로 겹쳐 그리면 "눈(eye)" 모양 공간이 생깁니다.
- 눈 높이(Eye Height): 진폭 마진 — 노이즈에 강한가
- 눈 너비(Eye Width): 타이밍 마진 — 지터에 강한가
- 눈이 닫히면 BER 급증·통신 실패
- 표준별 마스크(PCIe·USB·DDR 등) 합격/불합격 판정
4. PI에서 보는 핵심
PDN 임피던스 (Z(f))
- 전원 분배 네트워크의 주파수별 임피던스 — 목표 임피던스(Ztarget) 이하 유지
- 측정: VNA 2-포트 션트 기법(매우 낮은 mΩ 영역까지)
- 주파수 영역: DC ~ 수 GHz, 캐패시터 SRF 위에서는 인덕턴스 우세로 상승
전압 노이즈 / 드룹
- 전류 스파이크 시 순간 전압 강하(droop)
- 측정: 고대역 + 저잡음 PSU 프로브로 mV 단위 리플 관찰
- 일반 패시브 프로브는 자체 잡음으로 부적합 — 전용 PI 프로브 권장
디커플링 캐패시터
- 고주파에서 PDN 임피던스를 낮추는 핵심 부품
- 용량·ESR·ESL을 주파수별로 분담(bulk → MLCC bank → on-chip)
핵심 포인트: SI·PI 측정은 "신호 자체"가 아니라 "수신단 마진"을 본다고 생각하면 직관적. 마진이 충분하면 BER·EMC·온도·공정 변동에 안정.
5. 데이터센터·고속 디지털 트렌드
| 표준 | 데이터율 | 측정 도전 |
|---|---|---|
| PCIe Gen5 | 32 GT/s (NRZ) | 25 GHz+ 오실로, PAM4 일부 |
| PCIe Gen6 / Gen7 | 64 / 128 GT/s (PAM4) | 50+ GHz, 컴플라이언스 + EQ 검증 |
| DDR5 | 4.8-8.4 Gbps | 저전압 + 짧은 BGA 액세스 |
| 112G / 224G SerDes | 112-224 Gbps PAM4 | 초고대역 + 채널 디임베드 |
| 800G / 1.6T Ethernet | 광 + 전기 SerDes 다발 | 광 + 전기 SI 종합 |
6. 측정 장비 구성
| 목적 | 장비 |
|---|---|
| 고속 디지털 SI | 고대역 오실로(25-100+ GHz) + 차동 프로브 + 컴플라이언스 SW |
| 임피던스·반사 (TDR) | TDR 또는 오실로 + 빠른 에지 신호원 |
| S-parameter | VNA (수십 GHz 이상) |
| PDN 임피던스 | VNA + 션트 어댑터 |
| 전원 노이즈 | 고대역 + 저잡음 PSU 프로브, 오실로 |
| 지터 분석 | 고대역 오실로 + 지터·SerDes SW |
7. 자주 하는 실수
- 오실로 대역폭 부족 — 32 GT/s NRZ를 10 GHz 오실로로 보면 천이 시간이 둔하게 보여 잘못된 결론
- 긴 그라운드 리드 — 일반 패시브 프로브의 그라운드 리드가 길면 인덕턴스로 GHz대 신호 왜곡
- 채널 디임베드 누락 — 픽스처·케이블 손실을 보정하지 않으면 측정 = 실제 칩 동작이 아님
- PI에 일반 프로브 사용 — 자체 잡음·DC 차단 부재로 mV 리플이 묻힘
자주 묻는 질문
오실로 대역폭은 어떻게 결정하나요?
일반적으로 NRZ는 데이터율의 2.5-3배, PAM4는 1.5-2배 대역폭이 권장됩니다. 컴플라이언스 측정은 표준 문서가 요구하는 최소 대역을 따릅니다.
SI 측정에 차동 프로브가 꼭 필요한가요?
고속 차동 신호(PCIe·USB·DDR 등)는 필수입니다. 두 싱글엔드 프로브로 차분하면 공통 모드 노이즈가 그대로 들어옵니다.
TDR과 VNA 어떤 게 정확한가요?
TDR은 직관적·빠름, VNA는 정확·고대역. 표준 컴플라이언스나 정밀 임피던스 프로파일링은 VNA 기반이 표준입니다.
PI 측정에 일반 오실로로 충분한가요?
리플 mV 단위까지 보려면 저잡음 PSU 전용 프로브와 충분한 ENOB가 필요합니다. 일반 패시브 프로브는 자체 잡음이 측정 대상을 가립니다.
아이 다이어그램이 깨끗한데도 BER이 높을 수 있나요?
가능합니다. 랜덤 지터(RJ)는 무한히 외삽되므로 짧은 측정에서는 마진이 충분해 보여도 장시간 BER에서는 에러가 발생합니다. 지터 분리 분석이 필요합니다.